Filp-Flop’larda tetikleme sinyali ile senkron (eş zamanlı) çalışan girişler olduğu gibi tetikleme sinyalinden bağımsız asenkron (eş zamanlı olmayan) girişlere sahiptirler. Bu girişler Flip-Flop çıkışı ‘1’ yapan kurma (Set) ve çıkış ‘0’ yapan silme (Reset) adını alırlar.Bu girişleri clok sinyalinden güçlüdür.Eğer bu girişlerden bir tanesi aktif ise (ikisi birden aktif olamıyor) set veya resetleme yapılır.Burada clok sinyaline bakılmaz.Şayet bu girişler(S-R) pasif olursa clok sinyali ve senkron girişlere bakılır(J-K).
Tablomuzdan biraz bahsedecek olursak,şekilde gördüğümüz lojik devre Set ve Reset asenkron girişli yükselen kenar tetiklemeli J-K Flip-Flop..Dikkatlice tek tek bakalım.S=0 R=1 olduğunda bildiğiniz üzere Resetleme(silme) işlemi yapılacaktır.Yukarıda da belirttiğimiz üzere set veya reset aktif ise senkron ve clok sinyalinin önemi yoktur.İlk iki satırımız bu durumdadır.3 ve daha sonraki satırlardan J-K tipi FF'ta bahsetmiştik.Yine bakalım.3.Satırda hem Asenkron girişlerimiz aktif değil hem de clok sinyalimiz yok.Sonuç olarak J-K çalışmayacağından (tetiklemeli J-K tipinde bahsettik) bir önceki halini korur.Diğer satırlarda set,reset ve tümleme işlemleri yapılır.Clok aktifdir.Asenkron girişler pasif.Asenkron girişler aktif olduğunda clok'a ve senkron (J-K) girişlere bakılmaz..
İYİ ÇALIŞMALAR :)
SENKRON VE ASENKRON GİRİŞLER
Kaydol:
Kayıt Yorumları (Atom)
Spring Boot Uygulamasını Heroku üzerinde Deploy Etme
Bu yazımızda sizlere spring boot ile yazılmış basit bir Rest api'nin heroku üzerinde nasıl deploy edebileceğimizi göstereceğim. Önce ...
-
Bu yazımda hobi olarak ilgilendiğim bug bounty'i anlatmaya çalışacağım. Daha sonra bu konu üzerinde kendimizi geliştirmek için neler yap...
-
Flip-Flop doğruluk tabloları girişlerin durumuna bağlı olarak çıkışların ne olması gerektiğini anlatan tablolardır. Kısaca bir doğruluk tabl...
Hiç yorum yok:
Yorum Gönder